Функциональная верификация VHDL-описаний синхронных цифровых устройств

Функциональная верификация VHDL-описаний синхронных цифровых устройств
thumb
thumb
thumb
Ленанд
sku: 6099837
ACCORDING TO OUR RECORDS THIS PRODUCT IS NOT AVAILABLE NOW
949.00 руб.
Shipping from: Russia
   Description
Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной базе сверхбольших интегральных схем и систем-на-кристалле. Под функциональной верификацией понимается проверка соответствия VHDL-описаний проектов спецификациям на проектирование. Основное внимание уделяется верификации VHDL-описаний блоков управляющей логики и сложных функциональных блоков, а также подготовке компактных функциональных тестов.
Включено большое число примеров, которые могут быть использованы для совершенствования навыков написания VHDL-программ и навыков практической работы в системе Questa Sim при промышленном проектировании.
Для студентов, магистрантов и аспирантов, изучающих язык VHDL и его применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых устройств и систем.
   Technical Details
author: Бибило П., Авдеев Н., Романов В.
cbid: 0
ISBN: 978-5-9710-7961-3
language: rus
nodiscount: no
page_extent: 328
publisher: Ленанд
Type: book
year: 2020
Код номенклатуры: ORS938978472520800
   Price history chart & currency exchange rate

Customers also viewed